Willkommen

Die Fachgruppe 3 vom RSS (Rechnergestützter Schaltungs- und Systementwurf) Fachausschuss der GI/GMM/ITG beschäftigt sich mit automatisierbaren Methoden der Konstruktion und Verifikation sowohl einzelner integrierter digitaler Schaltungen als auch kompletter digitaler Systeme. Diese Methoden werden auf den unterschiedlichsten Abstraktionsebenen (vom Layout bis zur Systemebene) betrachtet. Automatisierte Synthese und Verifikation sind die beiden Grundpfeiler des sicheren Entwurfs. Zu spät entdeckte Entwurfsfehler sind Ursache kostspieliger Entwurfsiterationen ("Pentium-Bug").

Als Synthese bezeichnet man das automatisierte Zusammensetzen von Komponenten einer niedrigen Abstraktionsebene zu einem System, welches ein auf einer höheren Ebene spezifiziertes Verhalten zeigt. Durch die Verifikation wird die Entwurfskorrektheit geprüft, indem zwei Beschreibungen eines Systems miteinander verglichen werden. Der Vergleich kann durch formale Analyse der Beschreibungen oder durch Simulation der Beschreibungen erfolgen. In den vergangenen Jahren sind insbesondere Verfahren der formalen Verifikation thematischer Schwerpunkt gewesen (s. Fachliche Informationen).